Tugas 9 Naufal Abrar Rabbani Rangkuman Latches, Flip-Flop, dan Timer

SR Latch dan Flip-Flop 

A.    SR Latch

SR Latch merupakan SET-RESET LATCH, yang merupakan elemen penyimpan satu bit biner. Tardiri dari 0 atau 1. SR Latch dapat dibuat dengan menggunakan gerbang NOR atau gerbang NAND.

Berikut ini contohnya:

 

B.    Flip-Flop

            Flip-flop adalah rangkaian utama dalam logika sekuensial. Flip-flop adalah rangkaian yang mempunyai fungsi pengingat (memory). Artinya rangkaian ini mampu melakukan proses penyimpanan data sesuai dengan kombinasi masukan yang diberikan kepadanya. Data yang tersimpan itu dapat dikeluarkan sesuai dengan kombinasi masukan yang diberikan.

Ada beberapa kondisi dalam flip-flop:

1.      Set, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (1) saat dipicu, apapun kondisi sebelumnya.

2.      Reset, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) bernilai logika (0) saat dipicu, apapun kondisi sebelumnya.

3.      Tetap, yaitu jika suatu kondisi masukan mengakibatkan keluaran (Q) tidak berubah dari kondisi sebelumnya saat dipicu.

4.      Toggle, yaitu jika suatu kondisi masukan mengakibatkan logika keluaran (Q) berkebalikan dari kondisi sebelumnya saat dipicu.

Flip-Flop dibagi menjadi 4, yaitu:

1.)    SR-Flip-Flop (SET & RESET Flip-Flop) dapat dibuat dari gerbang NAND atau gerbang NOR. Yaitu rangkaian Flip-Flop yang mempunyai 2 output Q dan Q’. Simbol-simbol yang ada pada output selalu berlawanan satu dengan yang lain. SR-FF adalah flip-flop dasar yang memiliki dua masukan yaitu R (Reset) dan S (Set)

2.) D-Flip-Flop (Delay/Data Flip-Flop) merupakan pengembangan dari SR-Flip-Flop yang digunakan untuk mengatasi output tidak valid pada SR-Flip-Flop. Perbedaannya dengan flip-flop S-R terletak pada inputan R, pada D Flip-flop inputan R terlebi dahulu diberi gerbang NOT, maka setiap input yang diumpankan ke D akan memberikan keadaan yang berbeda pada input S-R.

                

3.)  JK-Flip-Flop adalah clocked SR-FF yang dilengkapi dengan sebuah terminal pulsa clock. Pulsa clock ini berfungsi mengatur keadaan Set dan Reset. Bila pulsa clock berlogik 0, maka perubahan logik pada input R dan S tidak akan mengakibatkan perubahan pada output Q dan Qnot. Akan tetapi apabila pulsa clock berlogik 1, maka perubahan pada input R dan S dapat mengakibatkan perubahan pada output Q dan Q not.

4.) T-Flip-Flop (Toggle Flip-Flop) adalah flip-flop yang mengkomplemenkan data yang disimpan jika mendapat input 1. merupakan rangkaian flip-flop yang dibangun dengan menggunakan flip-flop J-K yang kedua inputnya dihubungkan menjadi satu maka akan diperoleh flip-flop yang memiliki watak membalik output sebelumnya jika inputannya tinggi dan outputnya akan tetap jika inputnya rendah.

• Timer

Monostable (one-shot) operation

Multivibrator monostabil, juga disebut satu tembakan atau monoflop, adalah rangkaian elektronik logika sekuensial yang menghasilkan pulsa keluaran. Saat dipicu, pulsa dengan durasi yang telah ditentukan sebelumnya diproduksi. Sirkuit kemudian kembali ke keadaan stabil dan tidak menghasilkan output lagi sampai dipicu lagi.

Astable operation

Konfigurasi astabil menghasilkan aliran pulsa yang berkelanjutan dengan panjang dan frekuensi tetap. Disebut astabil karena tidak memiliki keadaan stabil, terus menerus bolak-balik.

Ini sangat mirip dengan sirkuit monostabil dengan dua perbedaan yang tampaknya kecil:

Ada resistor kedua (R2) antara debit dan kapasitor / ambang batas.

Pemicu terhubung ke ambang, bukan menjadi input eksternal.

Karena perbedaan ini, operasinya sangat berbeda.

Seperti sebelumnya, C1 mengisi daya, tetapi kali ini melalui kombinasi R1 dan R2. Karena input pemicu adalah tegangan pada C1, 555 terpicu ketika C1 dilepaskan ke 1/3Vcc, di mana flipflop akan disetel dan C1 mulai mengisi daya lagi. Ini berarti bahwa C1 tidak pernah melepaskan ke 0v sehingga ketika mengisi tidak tidak mengisi dari 0v, itu berubah dari 1/3Vcc. Efek praktisnya adalah waktu pengisian tidak penuh (R1+R2)C. Sebaliknya dibutuhkan 0,693(R1+R2)C1 detik. Mengapa 0,693? Matematika.

Ketika pin pelepasan ditanahkan sebagai respons terhadap tegangan kapasitor / ambang mencapai 2/3Vcc, C1 melepaskan melalui R2. Ini membutuhkan waktu yang ditentukan oleh R2 dan C1. Sekali lagi C1 mengeluarkan dari 2/3Vcc ke 1/3Vcc sehingga waktunya menjadi 0,693(R2C1).

Contoh Soal dan Jawab : 

1. Apa yang dimaksud dengan Flip-flop?

Flip flop adalah rangkaian logika yang terdiri dari dua input stabil serta mampu menyimpan data biner dimana outputnya berdasar atas nilai input dan keadaan logika output sebelumnya.

2. Apa yang membedakan JK Flip-Flop dengan SR flip-flop?

JK flip-flop merupakan perbaikan dari sistem SR-FF. Dengan menambahkan saluran clock(ck). JK-FF adalah rangkaian dasar SR-FF dengan 2 gerbang AND pada saluran masukkan R dan F. -flip-flop ini terdiri dari dua masukkan yaitu S dan R. -flip-flop ini mempunyai dua keluaran yaitu Q dan Q.

3. Apa perbedaan Latch dan Flip-flop?

Perbedaan latch dan flip-flop terletak pada masukanclock. Pada flip-flop dilengkapi dengan masukan clock,sedangkan pada latch tidak. Flip-flop hanya akan bekerjapada saat transisi pulsa clock dari tinggi ke rendah ataudari rendah ke tinggi, tergantung dari jenis clock yang digunakan.

4. Berapa banyak output yang dimiliki D flip flop?

D flip-flop atau Data flip flop adalah jenis flip Flop yang hanya memiliki satu input data yaitu 'D' dan satu input pulsa clock dengan dua output Q dan Q bar.

5. Apa kelebihan J-K Flip-flop?

Kelebihan JK Flip-flop adalah tidak adanya kondisi terlarang atau yang berarti di beri berapapun inputan asalkan terdapat clock maka akan terjadi perubahan pada keluarannya / outputnya.

Sumber : onlinelearning.uhamka.ac.id